Бортовой вычислитель воздушного судна на конфигурируемых процессорах отличается от известных тем, что содержит два конфигурируемых процессора, в кристаллах которых синтезированы по два внутренних канала обработки информации и по одной схеме сравнения, вне кристаллов располагаются две схемы сравнения, восемь элементов И, коммутатор, вход и выход данных бортового вычислителя, блок управления и контроля, который содержит дешифратор кода неисправности, семь элементов И, пять элементов ИЛИ, генератор синхронизирующих импульсов, постоянно запоминающее устройство (ПЗУ) начального адреса, конфигурационное ПЗУ, ПЗУ коэффициента деления, две памяти контрольных точек, счетчик адреса, счетчик количества повторов кода неисправности, счетчик коэффициента деления, счетчик модификации адреса очередной КТ, два коммутатора, мультивибратор, схему сравнения, регистр адреса команды-инициатора, регистр кода неисправности, асинхронный регистр, регистр адреса очередной КТ, входы неисправности, управляющие выходы, выходы адресов, выходы загрузки ПО, выходы формирования КТ, входы завершения формирования КТ, информационные входы, информационные выходы, причем вход данных бортового вычислителя соединен с входами данных первого - второго вычислительных модулей первого и второго конфигурируемых процессоров, выход первого внутреннего канала обработки информации первого конфигурируемого процессора соединен с первым входом первой схемы сравнения, синтезированной в кристалле первого конфигурируемого процессора, первым входом второй схемы сравнения и входом данных А коммутатора, выход второго внутреннего канала обработки информации первого конфигурируемого процессора соединен со вторым входом первой схемы сравнения, синтезированной в кристалле первого конфигурируемого процессора, первым входом третьей схемы сравнения, прямой выход первой схемы сравнения, синтезированной в кристалле первого конфигурируемого процессора, соединен с первым входом первого элемента И и входом логических условий ЛУ1 коммутатора, инверсный выход первой схемы сравнения, синтезированной в кристалле первого конфигурируемого процессора, соединен с первыми входами второго, третьего и восьмого элементов И, выход первого внутреннего канала обработки информации второго конфигурируемого процессора соединен с первым входом первой схемы сравнения, синтезированной в кристалле второго конфигурируемого процессора, вторым входом второй схемы сравнения и входом данных В коммутатора, выход второго внутреннего канала обработки информации второго конфигурируемого процессора соединен с вторым входом второй схемы сравнения и вторым входом третьей схемы сравнения, прямой выход первой схемы сравнения, синтезированной в кристалле второго конфигурируемого процессора, соединен с вторым входом третьего элемента И и вторым входом восьмого элемента И, инверсный выход первой схемы сравнения, синтезированной в кристалле второго конфигурируемого процессора, соединен с вторыми входами первого и второго элементов И, инверсный выход второй схемы сравнения соединен со вторым входом четвертого элемента И и первым входом шестого элемента И, инверсный выход третьей схемы сравнения соединен с первым входом пятого элемента И и вторым входом седьмого элемента И, выход первого элемента И соединен с первым входом четвертого элемента И и вторым входом пятого элемента И, выход второго элемента И соединен с пятым входом неисправности блока управления и контроля, выход третьего элемента И соединен со вторым входом шестого элемента И и первым входом седьмого элемента И, выход четвертого элемента И соединен с первым входом неисправности блока управления и контроля, выход пятого элемента И соединен со вторым входом неисправности блока управления и контроля, выход шестого элемента И соединен с третьим входом неисправности блока управления и контроля, выход седьмого элемента И соединен с четвертым входом неисправности блока управления и контроля, выход восьмого элемента И соединен с входом логических условий ЛУ2 коммутатора, выход коммутатора соединен с выходом данных бортового вычислителя, управляющие выходы, выходы формирования контрольной точки, выходы адресов, выходы загрузки программного обеспечения, информационные выходы блока управления и контроля соединены с соответствующими входами первого и второго конфигурируемых процессоров, входы завершения формирования контрольной точки, информационные входы первого и второго конфигурируемых процессоров соединены с соответствующими входами блока управления и контроля, первый вход неисправности блока управления и контроля соединен с первым входом дешифратора кода неисправности, первым входом первого элемента ИЛИ, первым входом регистра адреса команды-инициатора, второй вход неисправности блока управления и контроля соединен со вторым входом дешифратора кода неисправности, вторым входом первого элемента ИЛИ, вторым входом регистра адреса команды-инициатора, третий вход неисправности блока управления и контроля соединен со третьим входом дешифратора кода неисправности, третьим входом первого элемента ИЛИ, третьим входом регистра адреса команды-инициатора, четвертый вход неисправности блока управления и контроля соединен со четвертым входом дешифратора кода неисправности, четвертым входом первого элемента ИЛИ, четвертым входом регистра адреса команды-инициатора, пятый вход неисправности блока управления и контроля соединен со вторыми входами четвертого и пятого элементов ИЛИ, пятым входом первого элемента ИЛИ, пятым входом регистра адреса команды-инициатора, первый выход дешифратора кода неисправности соединен с первым входом второго элемента ИЛИ и первым входом регистра кода неисправности, второй выход дешифратора кода неисправности соединен со вторым входом второго элемента ИЛИ и вторым входом регистра кода неисправности, третий выход дешифратора кода неисправности соединен с первым входом четвертого элемента ИЛИ и третьим входом регистра кода неисправности, четвертый выход дешифратора кода неисправности соединен с первым входом третьего элемента ИЛИ и четвертым входом регистра кода неисправности, пятый выход регистра кода неисправности соединен со вторым входом третьего элемента ИЛИ и пятым входом регистра кода неисправности, шестой выход дешифратора кода неисправности соединен с первым входом пятого элемента ИЛИ и шестым входом регистра кода неисправности, выход второго элемента ИЛИ соединен с первым управляющим выходом блока управления и контроля, выход третьего элемента ИЛИ соединен со вторым управляющим выходом блока управления и контроля, выход четвертого элемента ИЛИ соединен с третьим управляющим выходом блока управления и контроля, выход пятого элемента ИЛИ соединен с четвертым управляющим выходом блока управления и контроля, выход первого элемента ИЛИ соединен с первым входом первого элемента И, вторым входом второго элемента И, первым входом четвертого элемента И и входами логических условий ЛУ1, ЛУ2 первого и второго коммутаторов, выход генератора синхронизирующих импульсов соединен со вторым входом первого элемента И, вторым входом второго элемента И, вторым входом третьего элемента И и третьим входом седьмого элемента И, выход первого элемента И соединен с входом разрешения записи регистра кода неисправности, выход второго элемента И соединен со входом синхронизации регистра адреса команды-инициатора, выход третьего элемента И соединен со входом модификации адреса счетчика адресов и входом сброса регистра адреса команды-инициатора, выход регистра адреса команды-инициатора соединен со входом ПЗУ начального адреса, выход данных ПЗУ начального адреса соединен со входом данных счетчика адреса, выход логических условий ПЗУ начального адреса соединен с первым инверсным входом второго элемента И, первым входом третьего элемента И и входом синхронизации счетчика адреса, выход счетчика адресов соединен с входом конфигурационного ПЗУ и входом А второго коммутатора, выход четвертого элемента И соединен с входом разрешения записи счетчика адресов, выход конфигурационного ПЗУ соединен с входом А первого коммутатора, первый разряд выхода конфигурационного ПЗУ соединен с третьим инверсным входом третьего элемента И, второй разряд выхода конфигурационного ПЗУ соединен со вторым входом четвертого элемента И, третий разряд выхода конфигурационного ПЗУ соединен со входом сброса счетчика адресов, выход первого коммутатора соединен с выходами загрузки ПО блока управления и контроля, выход второго коммутатора соединен с выходами адресов блока управления и контроля, выход регистра кода неисправности соединен с первых входом схемы сравнения, выход регистра соединен со вторым входом схемы сравнения, прямой выход схемы сравнения соединен с первым входом пятого элемента И, инверсный выход схемы сравнения соединен с входом счетчика количества повторов кода неисправности, выход данных счетчика соединен со входом данных ПЗУ коэффициента деления, выход логических условий счетчика количества повторов кода неисправностей соединен со вторым входом пятого элемента И, выход мультивибратора соединен со вторым входом шестого элемента И, выход пятого элемента И соединен с входом сброса счетчика количества повторов кода неисправности, первый выход данных ПЗУ коэффициента деления соединен со входом данных счетчика коэффициента деления, второй выход данных ПЗУ коэффициента деления соединен со входом данных регистра адреса очередной КТ, n-1 разряд выхода ПЗУ коэффициента деления соединен с первым входом шестого элемента И, входами синхронизации счетчика коэффициента деления, регистра адреса очередной КТ и счетчика модификации адреса очередной КТ, выход шестого элемента И соединен со входом обратного счета счетчика коэффициента деления, выход логических условий счетчика коэффициента деления соединен с первым и вторым выходами сигналов о формировании КТ, с собственным входом сброса, с четвертым входом седьмого элемента И, входом разрешения записи первой и второй памяти контрольных точек, входом сброса счетчика модификации адреса очередной КТ, выходы завершения формирования КТ блока управления и контроля соединены со вторым входом седьмого элемента И, выход седьмого элемента И соединен с входом модификации счетчика модификации адреса очередной КТ, выход регистра адреса очередной КТ соединен с входом данных счетчика модификации адреса очередной КТ, выход счетчика адреса модификации адреса очередной КТ соединен с входами адреса первой и второй памяти контрольных точек, первый информационный вход блока управления и контроля соединен с входом данных памяти контрольных точек, второй информационный вход блока управления и контроля соединен с входом данных второй памяти контрольных точек, выход данных первой памяти контрольных точек соединен с первым информационным выходом блока управления и контроля, выход данных второй памяти контрольных точек соединен со вторым информационным выходом блока управления и контроля.
