Устройство управления восстановлением вычислительного процесса в трехканальной системе содержит мультиплексор логических условий, устройство сравнения, коммутатор, триггер управления, элемент ИЛИ, три элемента И, отличающееся тем, что, с целью повышения надежности функционирования многоканальной системы за счет применения тестового контроля и восстановления по контрольным точкам, оно дополнительно содержит генератор синхронизирующих импульсов, ПЗУ команд-инициаторов, ПЗУ команд, регистры адреса неисправности, адреса команды-инициатора, команды, адреса команды, с первого по четвертый мультиплексоры логических условий, мультиплексор команд-инициаторов, с первого по третий устройства сравнения, триггер команды на формирование контрольной точки, три входа данных, три входа сигнала о контрольной точке, вход сигнала о конце копирования, вход результатов тестового контроля и контрольных точек, вход сигнала о конце задачи, выход команд-инициаторов, выход команд, выход команды-инициаторов ПЗУ, выход адреса следующей команды инициатора ПЗУ, выход логических условий ПЗУ команды-инициатора, выход команды ПЗУ, выход адреса следующей команды ПЗУ, выход логических условий ПЗУ, выходы команд-инициаторов, коды начальной установки первого и второго мультиплексоров, выходы команд с кодом начальной установки третьего и четвертого мультиплексоров, причем выход команды-инициатора ПЗУ команд-инициаторов соединен с входом данных мультиплексора команд-инициаторов, выход адреса следующей команды-инициатора ПЗУ команд-инициаторов соединен с входом данных регистра адреса команды-инициатора и с входами кода начальной установки первого и второго мультиплексоров, выход логических условий ПЗУ команды-инициатора соединен с адресными входами первого и второго мультиплексоров логических условий, группа входов первого мультиплексора логических условий соединена с выходом регистра адреса неисправности, вход второго мультиплексора логических условий соединен с выходом коммутатора, первый вход данных соединен с первым входом первого устройства сравнения и с первым входом третьего устройства сравнения, второй вход данных соединен со вторым входом первого и первым входом второго устройства сравнения, третий вход данных соединен со вторым входом второго и вторым входом третьего устройства сравнения, инверсный выход первого устройства сравнения соединен с нулевым входом регистра адреса неисправности, инверсный выход второго устройства сравнения соединен с первым входом регистра адреса неисправности, инверсный выход третьего устройства сравнения соединен со вторым входом регистра адреса неисправности, вход синхронизации регистра адреса неисправности соединен с первым выходом генератора синхронизирующих импульсов, выход регистра адреса неисправности соединен с адресным входом мультиплексора команд-инициаторов, входом данных первого мультиплексора логических условий, вход данных регистра адреса команды-инициатора соединен с выходом адреса следующей команды-инициатора ПЗУ команд-инициаторов, вход синхронизации регистра адреса команды-инициатора соединен с выходом первого элемента И, выход регистра адреса команды-инициатора соединен со входом ПЗУ команд-инициаторов, выход мультиплексора команд-инициаторов является первым выходом команд-инициаторов устройства, выход команды ПЗУ команд соединен с входом данных регистра команды, выход адреса следующей команды ПЗУ команд соединен с входом данных регистра адреса команды и с входами кода начальной установки третьего и четвертого мультиплексоров, выход логических условий ПЗУ команд соединен с адресным входом третьего и четвертого мультиплексоров логических условий, вход результатов тестового контроля и контрольных точек является девятым входом устройства и соединен с группой входов данных третьего мультиплексора логических условий, вход сигнала о конце задачи является десятым входом устройства и соединен с группой входов четвертого мультиплексора логических условий, вход синхронизации регистра команды соединен с выходом третьего элемента И, выход регистра команды является вторым выходом устройства - выход команд, вход синхронизации регистра адреса команды соединен с выходом первого элемента И, выход регистра адреса команды соединен с входом ПЗУ команд, первый вход триггера команды на формирование контрольной точки является седьмым входом устройства - вход сигнала о конце тестового контроля и контрольных точках, нулевой вход этого триггера соединен с восьмым входом устройства - входом сигнала о конце копирования, вход синхронизации данного триггера соединен с четвертым выходом генератора синхронизирующих импульсов, инверсный единичный вход управляющего триггера соединен с нулевым входом и выходом третьего мультиплексора логических условий, второй вход коммутатора является четвертым входом устройства - входом первого сигнала о контрольной точке, четвертый вход коммутатора является третьим входом устройства - входом второго сигнала о контрольной точке, пятый вход коммутатора является шестым входом устройства - входом третьего сигнала о контрольной точке, первый вход элемента ИЛИ соединен с выходом второго мультиплексора логических условий, его второй вход соединен с выходом первого мультиплексора логических условий, его третий вход соединен с выходом третьего мультиплексора логических условий, его четвертый вход соединен с выходом четвертого мультиплексора логических условий, вход первого элемента И соединен со вторым выходом генератора синхронизирующих импульсов, второй вход первого элемента И соединен с выходом элемента ИЛИ, первый вход второго элемента И соединен с выходом триггера команды на формирование контрольной точки, второй вход второго элемента И соединен с выходом триггера управления, выход второго элемента И соединен со первым, третьим и шестым входами коммутатора, первый вход третьего элемента И соединен с третьим выходом генератора синхронизирующих импульсов, второй вход третьего элемента И соединен с одним разрядом выхода команды ПЗУ команд.
