Каталог Тверских изобретений

Вычислительная система на конфигурируемых процессорах с межпроцессорным контролем информации, отличающаяся от известных тем, что содержит два конфигурируемых процессора, в кристаллах, которые синтезированы по три внутренних канала обработки информации, по одному мажоритарному элементу и по три схемы сравнения, вне кристаллов располагаются три схемы сравнения, четыре коммутатора, два элемента И, два элемента ИЛИ, вход данных системы и выход данных системы, причём вход данных системы соединён с входами данных первого-третьего вычислительных модулей первого и второго конфигурируемых процессоров, выход первого внутреннего канала обработки информации соединён с первым входом мажоритарного элемента, первым входом первой схемы сравнения, вторым входом третьей схемы сравнения первого конфигурируемого процессора, входом данных первого коммутатора и входом В четвёртого коммутатора, выход второго внутреннего канала обработки информации соединён со вторым входом мажоритарного элемента, вторым входом первой схемы сравнения, первым входом второй схемы сравнения первого конфигурируемого процессора, с входом данных второго коммутатора и входом С четвёртого коммутатора, выход третьего внутреннего канала обработки информации соединён с третьим входом мажоритарного элемента, вторым входом второй схемы сравнения, первым входом третьей схемы сравнения первого конфигурируемого процессора, входом данных третьего коммутатора и входом D четвёртого коммутатора, выход мажоритарного элемента первого конфигурируемого процессора соединён с входом А четвёртого коммутатора, прямые выходы первой-третьей схем сравнения первого конфигурируемого процессора соединены с первым-третьим входами второго элемента ИЛИ соответственно, инверсные выходы первой-третьей схем сравнения первого конфигурируемого процессора соединены с первым-третьим входами первого элемента И соответственно, выход первого элемента И соединён с входами логических условий первого-третьего коммутаторов и пятым входом второго элемента И, выход первого коммутатора соединён с первым входом четвёртой схемы сравнения, выход второго коммутатора соединён с первым входом пятой схемы сравнения, выход третьего коммутатора соединён с первым входом шестой схемы сравнения, выход второго элемента ИЛИ соединён с входом логических условий ЛУ1 четвёртого коммутатора, прямой выход четвёртой схемы сравнения соединён с входом логических условий ЛУ2 четвёртого коммутатора, прямой выход пятой схемы сравнения соединён с входом логических условий ЛУ3 четвёртого коммутатора, прямой выход шестой схемы сравнения соединён с входом логических условий ЛУ4 четвёртого коммутатора, инверсные выходы четвёртой-шестой схем сравнения соединены с первым-третьим входами второго элемента И соответственно, выход второго элемента И соединён с входом логических условий ЛУ5 четвёртого коммутатора, выход первого внутреннего канала обработки информации второго конфигурируемого процессора соединён с первым входом мажоритарного элемента, первым входом первой схемы сравнения и вторым входом третьей схемы сравнения второго конфигурируемого процессора, выход второго внутреннего канала обработки информации второго конфигурируемого процессора соединён со вторым входом мажоритарного элемента, вторым входом первой схемы сравнения и первым входом второй схемы сравнения второго конфигурируемого процессора, выход третьего внутреннего канала обработки информации второго конфигурируемого процессора соединён с третьим входом мажоритарного элемента, вторым входом второй схемы сравнения и первым входом третьей схемы сравнения второго конфигурируемого процессора, выход мажоритарного элемента второго конфигурируемого процессора соединён с вторыми входами данных четвёртой-шестой схем сравнения и входом Ε четвёртого коммутатора, прямые выходы первой-третьей схем сравнения второго конфигурируемого процессора соединены с первым-третьим входами первого элемента ИЛИ, выход второго элемента ИЛИ соединён с четвёртым входом второго элемента И, выход четвёртого коммутатора соединён с выходом данных системы.