Вычислительная система с внутрикристальным дублированием и межканальным контролем, отличающаяся тем, что содержит два конфигурируемых процессора, в кристаллах которых синтезированы по два внутренних канала обработки информации, вне кристалла расположены: шесть схем сравнения, семь элементов И, элемент ИЛИ, коммутатор, конфигурационное ПЗУ, устройство загрузки конфигурации, два входа загрузки конфигурации, вход данных, выход данных системы, причем вход данных соединен с входами первого - второго внутренних каналов обработки информации первого - второго конфигурируемых процессоров, выход первого внутреннего канала обработки информации первого конфигурируемого процессора соединен с входом А коммутатора, первым входом первой схемы сравнения, первым входом второй схемы сравнения, первым входом третьей схемы сравнения; выход второго внутреннего канала обработки информации первого конфигурируемого процессора соединен с входом В коммутатора, вторым входом первой схемы сравнения, первым входом четвертой схемы сравнения и первым входом пятой схемы сравнения; выход первого внутреннего канала обработки информации второго конфигурируемого процессора соединен с входом С коммутатора, вторым входом второй схемы сравнения, вторым входом четвертой схемы сравнения и первым входом шестой схемы сравнения; выход второго внутреннего канала обработки информации второго конфигурируемого процессора соединен с входом D коммутатора, вторым входом третьей схемы сравнения, вторым входом пятой схемы сравнения и вторым входом шестой схемы сравнения; инверсный выход первой схемы сравнения соединен с первым входом первого элемента И и первым входом второго элемента И, инверсный выход второй схемы сравнения соединен с вторым входом первого элемента И и первым входом третьего элемента И, инверсный выход третьей схемы сравнения соединен с третьим входом первого элемента И и первым входом четвёртого элемента И, инверсный выход четвёртой схемы сравнения соединён с вторым входом второго элемента И и вторым входом третьего элемента И, инверсный выход пятой схемы сравнения соединён с третьим входом второго элемента И и вторым входом четвёртого элемента И, инверсный выход шестой схемы сравнения соединён с третьим входом третьего элемента И и третьим входом четвёртого элемента И, выход первого элемента И соединён с входом элемента ИЛИ, первым входом пятого элемента И, первым входом шестого элемента И и первым входом седьмого элемента И, выход второго элемента И соединён с инверсным входом пятого элемента И, вторым входом шестого элемента И и вторым входом седьмого элемента И, выход третьего элемента И соединён с инверсным входом шестого элемента И и третьим входом седьмого элемента И, выход четвёртого элемента И соединён с инверсным входом седьмого элемента И, инверсный выход элемента ИЛИ соединён с входом логических условий ЛУ1 коммутатора, выход пятого элемента И соединён с входом логических условий ЛУ2 коммутатора, выход шестого элемента И соединён с входом логических условий ЛУЗ коммутатора, выход седьмого элемента И соединён с входом логических условий ЛУ4 коммутатора, выход коммутатора соединён с выходом данных системы, выход ПЗУ конфигурации соединён с входом устройства загрузки конфигурации, выход устройства загрузки конфигурации соединён с первым - вторым входами загрузки конфигурации первого - второго конфигурируемых процессоров соответственно.
