Трехканальная отказоустойчивая система на конфигурируемых процессорах с вне- и внутрикристальным резервированием, отличающаяся тем, что содержит три конфигурируемых процессора, в кристаллах которых синтезированы по два внутренних канала обработки информации, три средства контроля, три коммутатора, три мажоритарных элемента, конфигурационное ПЗУ, устройство загрузки конфигурации, три входа загрузки конфигурации, вход данных, три выхода данных, вход данных соединен с входами первого и второго внутренних каналов обработки информации первого-третьего конфигурируемых процессоров, выход первого внутреннего канала обработки информации первого конфигурируемого процессора соединен с первым входом первого средства контроля и со входом А первого коммутатора, выход второго внутреннего канала обработки информации первого конфигурируемого процессора соединен со входом В первого коммутатора и вторым входом первого средства контроля, выход первого коммутатора соединен с четвертым входом первого средства контроля, со вторым входом первого мажоритарного элемента, третьим входом второго мажоритарного элемента и третьим входом третьего мажоритарного элемента, первый выход первого средства контроля соединен со вторым входом логических условий первого коммутатора, второй выход первого средства контроля соединен с первым входом логических условий первого коммутатора, выход первого мажоритарного элемента соединен с третьим входом первого средства контроля и с первым выходом данных системы, выход первого внутреннего канала обработки информации второго конфигурируемого процессора соединен с первым входом второго средства контроля и входом А второго коммутатора, выход второго внутреннего канала обработки информации второго конфигурируемого процессора соединен со вторым входом второго средства контроля и с входом В второго коммутатора, выход второго коммутатора соединен с четвертым входом второго средства контроля, со вторым входом второго мажоритарного элемента, третьим входом первого мажоритарного элемента и с первым входом третьего мажоритарного элемента, выход второго мажоритарного элемента соединен с третьим входом второго средства контроля и вторым выходом системы, первый выход второго средства контроля соединен со вторым входом логических условий второго коммутатора, второй выход второго средства контроля соединен с первым входом логических условий второго коммутатора, выход первого внутреннего канала обработки информации третьего конфигурируемого процессора соединен с первым входом третьего средства контроля и входом А третьего коммутатора, выход второго внутреннего канала обработки информации третьего конфигурируемого процессора соединен со вторым входом третьего средства контроля и входом В третьего коммутатора, выход третьего коммутатора соединен с четвертым входом третьего средства контроля, со вторым входом третьего мажоритарного элемента, с первым входом второго мажоритарного элемента и с первым входом первого мажоритарного элемента, первый выход третьего средства контроля соединен со вторым входом логических условий третьего коммутатора, второй выход третьего средства контроля соединен с первым входом логических условий третьего коммутатора, выход третьего мажоритарного элемента соединен с третьим входом третьего средства контроля и с третьим выходом системы, выход ПЗУ конфигурации соединен с входом устройства загрузки конфигурации, выход устройства загрузки конфигурации соединен с первым-третьим входом загрузки конфигурации первого-третьего конфигурируемых процессоров соответственно.
